PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Janapsatya, Andhi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DEW: A fast level 1 cache simulation approach for embedded processors with FIFO replacement policy.

, , , und . DATE, Seite 496-501. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Janapsatya, Andhi
Eine Person hinzufügen mit dem Namen Janapsatya, Andhi
 

Weitere Publikationen von Autoren mit dem selben Namen

Optimization of instruction memory for embedded systems.. University of New South Wales, Sydney, Australia, (2005)base-search.net (ftunswworks:oai:unsworks.library.unsw.edu.au:1959.4/24210).DEW: A fast level 1 cache simulation approach for embedded processors with FIFO replacement policy., , , und . DATE, Seite 496-501. IEEE, (2010)Rapid Embedded Hardware/Software System Generation., , , und . VLSI Design, Seite 111-116. IEEE Computer Society, (2005)Dueling CLOCK: Adaptive cache replacement policy based on the CLOCK algorithm., , , und . DATE, Seite 920-925. IEEE, (2010)A novel instruction scratchpad memory optimization method based on concomitance metric., , und . ASP-DAC, Seite 612-617. IEEE, (2006)HitME: low power Hit MEmory buffer for embedded systems., , und . ASP-DAC, Seite 335-340. IEEE, (2009)SCUD: a fast single-pass L1 cache simulation approach for embedded processors with round-robin replacement policy., , , und . DAC, Seite 356-361. ACM, (2010)Hardware/software managed scratchpad memory for embedded system., , und . ICCAD, Seite 370-377. IEEE Computer Society / ACM, (2004)Instruction trace compression for rapid instruction cache simulation., , , und . DATE, Seite 803-808. EDA Consortium, San Jose, CA, USA, (2007)Rapid runtime estimation methods for pipelined MPSoCs., , , und . DATE, Seite 363-368. IEEE, (2010)