Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 23.5 GHz PLL With an Adaptively Biased VCO in 32 nm SOI-CMOS.

J. Plouchart, M. Ferriss, A. Natarajan, A. Valdes-Garcia, B. Sadhu, A. Rylyakov, B. Parker, M. Beakes, A. Babakhani, S. Yaldiz, L. Pileggi, R. Harjani, S. Reynolds, J. Tierno, und D. Friedman. IEEE Trans. on Circuits and Systems, 60-I (8): 2009-2017 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Venancio Martinez Garcia University of Stuttgart

Francisco Costa Garcia University of Stuttgart

Hector Alberto Fernandez Bobadilla University of Stuttgart

Alberto Ramón Gallardo Rico University of Stuttgart

Braulio Jesús Garcia Ayala University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Radio receiver techniques.A. Valdes-Garcia, und R. Harjani. CICC, Seite 1. IEEE, (2012)Multi-Mode Modulator and Frequency Demodulator Circuits for Gb/s Data Rate 60 GHz Wireless Transceivers.A. Valdes-Garcia, S. Reynolds, und T. Beukema. CICC, Seite 639-642. IEEE, (2007)A CMOS RF RMS Detector for Built-in Testing of Wireless Transceivers.A. Valdes-Garcia, R. Venkatasubramanian, R. Srinivasan, J. Silva-Martínez, und E. Sánchez-Sinencio. VTS, Seite 249-254. IEEE Computer Society, (2005)Adaptive Circuit Design Methodology and Test Applied to Millimeter-Wave Circuits.J. Plouchart, F. Wang, X. Li, B. Parker, M. Sanduleanu, A. Balteanu, B. Sadhu, A. Valdes-Garcia, und D. Friedman. IEEE Design & Test, 31 (6): 8-18 (2014)A 23.5 GHz PLL With an Adaptively Biased VCO in 32 nm SOI-CMOS.J. Plouchart, M. Ferriss, A. Natarajan, A. Valdes-Garcia, B. Sadhu, A. Rylyakov, B. Parker, M. Beakes, A. Babakhani, S. Yaldiz und 5 andere Autor(en). IEEE Trans. on Circuits and Systems, 60-I (8): 2009-2017 (2013)Guest Editors' Introduction: Digitally Enhanced Wireless Transceivers.H. Stratigopoulos, und A. Valdes-Garcia. IEEE Design & Test of Computers, 29 (6): 5-6 (2012)Co-Learning Bayesian Model Fusion: Efficient Performance Modeling of Analog and Mixed-Signal Circuits Using Side Information.F. Wang, M. Zaheer, X. Li, J. Plouchart, und A. Valdes-Garcia. ICCAD, Seite 575-582. IEEE, (2015)A 52 GHz Frequency Synthesizer Featuring a 2nd Harmonic Extraction Technique That Preserves VCO Performance.B. Sadhu, M. Ferriss, und A. Valdes-Garcia. J. Solid-State Circuits, 50 (5): 1214-1223 (2015)An On-Chip Transfer Function Characterization System for Analog Built-in Testing.A. Valdes-Garcia, J. Silva-Martínez, und E. Sánchez-Sinencio. VTS, Seite 261-266. IEEE Computer Society, (2004)On-Chip Testing Techniques for RF Wireless Transceivers.A. Valdes-Garcia, J. Silva-Martínez, und E. Sánchez-Sinencio. IEEE Design & Test of Computers, 23 (4): 268-277 (2006)