PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Renovell, Michel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Delay Testing of MOS Transistor with Gate Oxide Short.

, , , und . Asian Test Symposium, Seite 168-173. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Johannes Michel University of Stuttgart

Michel Choudalakis University of Stuttgart

Michel Mom University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Smart selection of indirect parameters for DC-based alternate RF IC testing., , , , , , , und . VTS, Seite 19-24. IEEE Computer Society, (2012)Resistive Bridge Fault Model Evolution from Conventional to Ultra Deep Submicron Technologies., , , , , und . VTS, Seite 343-348. IEEE Computer Society, (2005)Hardware Resource Minimization for Histogram-Based ADC BIST., , , und . VTS, Seite 247-254. IEEE Computer Society, (2000)New implementions of predictive alternate analog/RF test with augmented model redundancy., , , , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)TI-BIST: a temperature independent analog BIST for switched-capacitor filters., , , , , und . Asian Test Symposium, Seite 78-83. IEEE Computer Society, (2000)Test configurations to enhance the testability of sequential circuits., , , und . Asian Test Symposium, Seite 160-168. IEEE Computer Society, (1995)Optimal conditions for Boolean and current detection of floating gate faults., , , , und . ITC, Seite 477-486. IEEE Computer Society, (1999)Different experiments in test generation for XILINX FPGAs., und . ITC, Seite 854-862. IEEE Computer Society, (2000)Änalogue Network of Converters": A DFT Technique to Test a Complete Set of ADCs and DACs Embedded in a Complex SiP or SOC., , , , , und . European Test Symposium, Seite 159-164. IEEE Computer Society, (2006)A Specific Test Methodology for Symmetric SRAM-Based FPGAs.. FPL, Volume 1896 von Lecture Notes in Computer Science, Seite 300-311. Springer, (2000)