Autor der Publikation

Guest Editorial Special Section on Hardware Security and Trust.

, , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (6): 873-874 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. -Ing. Thomas Maier University of Stuttgart

Entwicklung eines aktiven Aufgabenwarn- und assistenzsystems für Unterarm und Handgelenk im Kontext von chirurgischen Armassistenzsystemen und Exoskeletten, , und . Stuttgarter Symposium für Produktentwicklung SSP 2023 : Tagungsband zur Konferenz, Stuttgart, 25. Mai 2023, Seite 536-545. Stuttgart, Fraunhofer IAO, (2023)
Entwicklung eines aktiven Aufgabenwarn- und assistenzsystems für Unterarm und Handgelenk im Kontext von chirurgischen Armassistenzsystemen und Exoskeletten, , und . Stuttgarter Symposium für Produktentwicklung SSP 2023 : Tagungsband zur Konferenz, Stuttgart, 25. Mai 2023, Seite 536-545. Stuttgart, Fraunhofer IAO, (2023)Anpassbare Mensch-Maschine-Schnittstellen zwischen Adaptivität und Individualisierung, , , , und . Stuttgarter Symposium für Produktentwicklung SSP 2023 : Tagungsband zur Konferenz, Stuttgart, 25. Mai 2023, Seite 524-535. Stuttgart, Fraunhofer IAO, (2023)Experiment on digital anthropometric measurements of the hand using machine vision, , und . Stuttgarter Symposium für Produktentwicklung SSP 2023 : Tagungsband zur Konferenz, Stuttgart, 25. Mai 2023, Seite 428-439. Stuttgart, Fraunhofer IAO, (2023)
 

Weitere Publikationen von Autoren mit dem selben Namen

SCAN-PUF: A low overhead Physically Unclonable Function from scan chain power-up states., , , und . ITC, Seite 1-8. IEEE Computer Society, (2013)Deeply hardware-entangled reconfigurable logic and interconnect., , , und . ReConFig, Seite 1-8. IEEE, (2015)Secure hardware-entangled field programmable gate arrays., , , , und . J. Parallel Distrib. Comput., (2019)Statistical Learning in Chip (SLIC)., , , , , , , und . ICCAD, Seite 664-669. IEEE, (2015)A Technology-Agnostic Simulation Environment (TASE) for iterative custom IC design across processes., , , , und . ICCD, Seite 523-528. IEEE Computer Society, (2009)An Inherently Secure FPGA using PUF Hardware-Entanglement and Side-Channel Resistant Logic in 65nm Bulk CMOS., , , und . ESSCIRC, Seite 65-68. IEEE, (2019)Variation-tolerant SRAM sense-amplifier timing using configurable replica bitlines., , , , , und . CICC, Seite 415-418. IEEE, (2008)An efficient reliable PUF-based cryptographic key generator in 65nm CMOS., und . DATE, Seite 1-6. European Design and Automation Association, (2014)Flash correct-and-refresh: Retention-aware error management for increased flash memory lifetime., , , , , , und . ICCD, Seite 94-101. IEEE Computer Society, (2012)Data retention in MLC NAND flash memory: Characterization, optimization, and recovery., , , , und . HPCA, Seite 551-563. IEEE Computer Society, (2015)