PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Vasudevan, Shobha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dedicated Rewriting: Automatic Verification of Low Power Transformations in Register Transfer Level.

, , und . J. Low Power Electronics, 5 (3): 339-353 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Vasudevan, Shobha
Eine Person hinzufügen mit dem Namen Vasudevan, Shobha
 

Weitere Publikationen von Autoren mit dem selben Namen

Using automatically generated invariants for regression testing and bug localization., , , und . ASE, Seite 634-639. IEEE, (2013)Diagnosing root causes of system level performance violations., , , und . ICCAD, Seite 295-302. IEEE, (2013)Can't See the Forest for the Trees: State Restoration's Limitations in Post-silicon Trace Signal Selection., , , , und . ICCAD, Seite 1-8. IEEE, (2015)Runtime verification of nonlinear analog circuits using incremental time-augmented RRT algorithm., , und . DATE, Seite 21-26. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Automatic decomposition for sequential equivalence checking of system level and RTL descriptions., , , und . MEMOCODE, Seite 71-80. IEEE Computer Society, (2006)Automatic generation of assertions from system level design using data mining., , , und . MEMOCODE, Seite 191-200. IEEE, (2011)Improved verification of hardware designs through antecedent conditioned slicing., , und . STTT, 9 (1): 89-101 (2007)Automatic Generation of System Level Assertions from Transaction Level Models., und . J. Electronic Testing, 29 (5): 669-684 (2013)Mining Hardware Assertions With Guidance From Static Analysis., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 952-965 (2013)A Technique for Test Coverage Closure Using GoldMine., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (5): 790-803 (2012)