PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Viswanath, Vinod"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dedicated Rewriting: Automatic Verification of Low Power Transformations in Register Transfer Level.

, , und . J. Low Power Electronics, 5 (3): 339-353 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tarun Kumar Mitruka Vinod Kumar Mitruka University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Microprocessor Verification using Antecedent Conditioned Slicing., , und . VLSI Design, Seite 43-49. IEEE Computer Society, (2007)Automatic insertion of low power annotations in RTL for pipelined microprocessors., , und . DATE, Seite 496-501. European Design and Automation Association, Leuven, Belgium, (2006)Dedicated Rewriting: Automatic Verification of Low Power Transformations in Register Transfer Level., , und . J. Low Power Electronics, 5 (3): 339-353 (2009)Automatic decomposition for sequential equivalence checking of system level and RTL descriptions., , , und . MEMOCODE, Seite 71-80. IEEE Computer Society, (2006)Automatic and Correct Register Transfer Level Annotations for Low Power Microprocessor Design., und . J. Low Power Electronics, 8 (4): 424-439 (2012)The Ultrascalar Processor-An Asymptotically Scalable Superscalar Microarchitecture., , und . ARVLSI, Seite 256-275. IEEE Computer Society, (1999)Closing the Verification Gap with Static Sign-off., und . ISQED, Seite 343-347. IEEE, (2019)Multi-log Processor - Towards Scalable Event-Driven Multiprocessors.. DSD, Seite 279-286. IEEE Computer Society, (2004)Welcome., , , , , , , und . ISQED, IEEE, (2016)Sequential equivalence checking between system level and RTL descriptions., , , und . Design Autom. for Emb. Sys., 12 (4): 377-396 (2008)