Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Runtime verification of nonlinear analog circuits using incremental time-augmented RRT algorithm.

S. Ahmadyan, J. Kumar, und S. Vasudevan. DATE, Seite 21-26. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maya Kumari University of Stuttgart

Dr. Pranav Kumar University of Stuttgart

Shreya Kumar University of Stuttgart

Manish Kumar University of Stuttgart

Tarun Kumar Mitruka Vinod Kumar Mitruka University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Statistical guarantees of performance for MIMO designs.J. Kumar, und S. Vasudevan. DSN, Seite 467-476. IEEE Computer Society, (2010)Automatic Compositional Reasoning for Probabilistic Model Checking of Hardware Designs.J. Kumar, und S. Vasudevan. QEST, Seite 143-152. IEEE Computer Society, (2010)Formal Probabilistic Timing Verification in RTL.J. Kumar, und S. Vasudevan. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (5): 788-801 (2013)Runtime verification of nonlinear analog circuits using incremental time-augmented RRT algorithm.S. Ahmadyan, J. Kumar, und S. Vasudevan. DATE, Seite 21-26. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Scaling probabilistic timing verification of hardware using abstractions in design source code.J. Kumar, L. Liu, und S. Vasudevan. FMCAD, Seite 196-205. FMCAD Inc., (2011)Goal-oriented stimulus generation for analog circuits.S. Ahmadyan, J. Kumar, und S. Vasudevan. DAC, Seite 1018-1023. ACM, (2012)Early prediction of NBTI effects using RTL source code analysis.J. Kumar, K. Butler, H. Kim, und S. Vasudevan. DAC, Seite 808-813. ACM, (2012)Variation-Conscious Formal Timing Verification in RTL.J. Kumar, und S. Vasudevan. VLSI Design, Seite 58-63. IEEE Computer Society, (2011)Efficient Statistical Model Checking of Hardware Circuits With Multiple Failure Regions.J. Kumar, S. Ahmadyan, und S. Vasudevan. IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (6): 945-958 (2014)Verifying dynamic power management schemes using statistical model checking.J. Kumar, und S. Vasudevan. ASP-DAC, Seite 579-584. IEEE, (2012)