Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Concepts for run-time and error-resilient control flow checking of embedded RISC CPUs.

D. Ziener, und J. Teich. IJAACS, 2 (3): 256-275 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daniel Holder University of Stuttgart

Daniel Sollich University of Stuttgart

Daniel Mezger University of Stuttgart

Univ. -Prof. Dr. Daniel Hole University of Stuttgart

Daniel Georg University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Symbolic system-level design methodology for multi-mode reconfigurable systems.S. Wildermann, F. Reimann, D. Ziener, und J. Teich. Design Autom. for Emb. Sys., 17 (2): 343-375 (2013)Power Signature Watermarking of IP Cores for FPGAs.D. Ziener, und J. Teich. Signal Processing Systems, 51 (1): 123-136 (2008)Improving Reliability, Security, and Efficiency of Reconfigurable Hardware Systems.D. Ziener. CoRR, (2018)Partial Reconfiguration on FPGAs in Practice - Tools and Applications.D. Koch, J. Tørresen, C. Beckhoff, D. Ziener, C. Dennl, V. Breuer, J. Teich, M. Feilen, und W. Stechele. ARCS Workshops, Volume P-200 von LNI, Seite 297-319. GI, (2012)Concepts for run-time and error-resilient control flow checking of embedded RISC CPUs.D. Ziener, und J. Teich. IJAACS, 2 (3): 256-275 (2009)Netlist-level IP protection by watermarking for LUT-based FPGAs.M. Schmid, D. Ziener, und J. Teich. FPT, Seite 209-216. IEEE, (2008)Techniques for Increasing Security and Reliability of IP Cores Embedded in FPGA and ASIC Designs.D. Ziener. University of Erlangen-Nuremberg, (2010)FPGA-Based Dynamically Reconfigurable SQL Query Processing.D. Ziener, F. Bauer, A. Becher, C. Dennl, K. Meyer-Wegener, U. Schürfeld, J. Teich, J. Vogt, und H. Weber. TRETS, 9 (4): 25:1-25:24 (2016)Proceedings of the Second International Workshop on FPGAs for Software Programmers (FSP 2015).F. Hannig, D. Koch, und D. Ziener. CoRR, (2015)Optimizing Scrubbing by Netlist Analysis for FPGA Configuration Bit Classification and Floorplanning.B. Schmidt, D. Ziener, J. Teich, und C. Zöllner. CoRR, (2017)