PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bansal, Aditya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modeling and optimization approach to robust and low-power FinFET SRAM design in nanoscale era.

, , und . CICC, Seite 835-838. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Aditya Chaudhary University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Circuit-aware device design methodology for nanometer technologies: a case study for low power SRAM design., , , und . DATE, Seite 983-988. European Design and Automation Association, Leuven, Belgium, (2006)Double-gate SOI devices for low-power and high-performance applications., , , , , und . ICCAD, Seite 217-224. IEEE Computer Society, (2005)Yield estimation of SRAM circuits using "Virtual SRAM Fab"., , , , , , , , , und 2 andere Autor(en). ICCAD, Seite 631-636. ACM, (2009)An Analytical Fringe Capacitance Model for Interconnects Using Conformal Mapping., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (12): 2765-2774 (2006)Asymmetric halo CMOSFET to reduce static power dissipation with improved performance., und . ISCAS (1), Seite 1-4. IEEE, (2005)Leakage power dependent temperature estimation to predict thermal runaway in FinFET circuits., , , , und . ICCAD, Seite 583-586. ACM, (2006)Compact thermal models for estimation of temperature-dependent power/performance in FinFET technology., , , , , und . ASP-DAC, Seite 237-242. IEEE, (2006)Modeling and optimization approach to robust and low-power FinFET SRAM design in nanoscale era., , und . CICC, Seite 835-838. IEEE, (2005)FinFET SRAM - Device and Circuit Design Considerations., , und . ISQED, Seite 511-516. IEEE Computer Society, (2004)Optimal Dual-VT Design in Sub-100 Nanometer PDSOI and Double-Gate Technologies., , , , , und . VLSI Design, Seite 125-130. IEEE Computer Society, (2008)