Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Optimal Dual-VT Design in Sub-100 Nanometer PDSOI and Double-Gate Technologies.

A. Bansal, J. Kim, K. Kim, S. Mukhopadhyay, C. Chuang, und K. Roy. VLSI Design, Seite 125-130. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Robin Kimmel University of Stuttgart

Seongkyeong Kim University of Stuttgart

Florian Jaensch University of Stuttgart

Kim Glumann University of Stuttgart

Kim Müller University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Slew-Rate Monitoring Circuit for On-Chip Process Variation Detection.A. Ghosh, R. Rao, J. Kim, C. Chuang, und R. Brown. IEEE Trans. VLSI Syst., 21 (9): 1683-1692 (2013)Aggressive Voltage Scaling Through Fast Correction of Multiple Errors With Seamless Pipeline Operation.I. Shin, J. Kim, und Y. Shin. IEEE Trans. on Circuits and Systems, 62-I (2): 468-477 (2015)A Completely Digital On-Chip Circuit for Local-Random-Variability Measurement.R. Rao, K. Jenkins, und J. Kim. ISSCC, Seite 412-413. IEEE, (2008)On-Chip Process Variation Detection Using Slew-Rate Monitoring Circuit.A. Ghosh, R. Rao, J. Kim, C. Chuang, und R. Brown. VLSI Design, Seite 143-149. IEEE Computer Society, (2008)Capacitive coupling based transient negative bit-line voltage (Tran-NBL) scheme for improving write-ability of SRAM design in nanometer technologies.S. Mukhopadhyay, R. Rao, J. Kim, und C. Chuang. ISCAS, Seite 384-387. IEEE, (2008)Column-selection-enabled 8T SRAM array with ~1R/1W multi-port operation for DVFS-enabled processors.S. Park, S. Kim, D. Lee, J. Kim, W. Griffin, und K. Roy. ISLPED, Seite 303-308. IEEE/ACM, (2011)Double Viterbi: Weight Encoding for High Compression Ratio and Fast On-Chip Reconstruction for Deep Neural Network.D. Ahn, D. Lee, T. Kim, und J. Kim. ICLR (Poster), OpenReview.net, (2019)Area-Efficient and Variation-Tolerant In-Memory BNN Computing using 6T SRAM Array.J. Kim, J. Koo, T. Kim, Y. Kim, H. Kim, S. Yoo, und J. Kim. VLSI Circuits, Seite 118-. IEEE, (2019)Analysis and Design of a Core-Size-Scalable Low Phase Noise LC-VCO for Multi-Standard Cellular Transceivers.T. Seong, J. Kim, und J. Choi. IEEE Trans. on Circuits and Systems, 62-I (3): 781-790 (2015)Maximizing system performance by balancing computation loads in LSTM accelerators.J. Park, J. Kung, W. Yi, und J. Kim. DATE, Seite 7-12. IEEE, (2018)