PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Shin, Insup"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Aggressive Voltage Scaling Through Fast Correction of Multiple Errors With Seamless Pipeline Operation.

, , und . IEEE Trans. on Circuits and Systems, 62-I (2): 468-477 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ji Eun Shin University of Stuttgart

Abhishekkumar Shingala University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

HLS-dv: A High-Level Synthesis Framework for Dual-Vdd Architectures., , , und . IEEE Trans. VLSI Syst., 20 (4): 593-604 (2012)HAPL: Heterogeneous Array of Programmable Logic Using Selective Mask Patterning., , , , und . IEEE Trans. on Circuits and Systems, 61-I (1): 146-159 (2014)Gate delay modeling for static timing analysis of body-biased circuits., , und . ICICDT, Seite 1-4. IEEE, (2012)Selectively patterned masks: Structured ASIC with asymptotically ASIC performance., , , und . ASP-DAC, Seite 376-381. IEEE, (2011)Synthesis and implementation of active mode power gating circuits., , und . DAC, Seite 487-492. ACM, (2010)Aggressive Voltage Scaling Through Fast Correction of Multiple Errors With Seamless Pipeline Operation., , und . IEEE Trans. on Circuits and Systems, 62-I (2): 468-477 (2015)Introducing irregularity to routing architecture of structured ASIC for better routability., , und . FPT, Seite 224-228. IEEE, (2012)Register allocation for high-level synthesis using dual supply voltages., , und . DAC, Seite 937-942. ACM, (2009)Accurate gate delay Extraction for Timing Analysis of Body-Biased Circuits., , und . Journal of Circuits, Systems, and Computers, (2013)One-Cycle Correction of Timing Errors in Pipelines With Standard Clocked Elements., , , und . IEEE Trans. VLSI Syst., 24 (2): 600-612 (2016)