Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Yield estimation of SRAM circuits using "Virtual SRAM Fab".

A. Bansal, R. Singh, R. Kanj, S. Mukhopadhyay, J. Lee, E. Acar, A. Singhee, K. Kim, C. Chuang, S. Nassif, F. Heng, und K. Das. ICCAD, Seite 631-636. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Moosung Lee University of Stuttgart

Dongwon Lee University of Stuttgart

Junghwa Lee University of Stuttgart

Dr. Xinxin Jing University of Stuttgart

Yoonhee Lee University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A timing analysis algorithm for circuits with level-sensitive latches.J. fuw Lee, D. Tang, und C. Wong. IEEE Trans. on CAD of Integrated Circuits and Systems, 15 (5): 535-543 (1996)On the Signal Bounding Problem in Timing Analysis.J. fuw Lee, D. Ostapko, J. Soreff, und C. Wong. ICCAD, Seite 507-514. IEEE Computer Society, (2001)A Layout Compaction Algorithm with Multiple Grid Constraints.J. fuw Lee. ICCD, Seite 30-33. IEEE Computer Society, (1991)An Algorithm for Incremental Timing Analysis.J. fuw Lee, und D. Tang. DAC, Seite 696-701. ACM Press, (1995)HIMALAYAS - a hierarchical compaction system with a minimized constraint set.J. fuw Lee, und D. Tang. ICCAD, Seite 150-157. IEEE Computer Society / ACM, (1992)A timing analysis algorithm for circuits with level-sensitive latches.J. fuw Lee, D. Tang, und C. Wong. ICCAD, Seite 743-748. IEEE Computer Society / ACM, (1994)VLSI Layout Compaction with Grid and Mixed Constraints.J. fuw Lee, und D. Tang. IEEE Trans. on CAD of Integrated Circuits and Systems, 6 (5): 903-910 (1987)Methods for calculating coupling noise in early design: a comparative analysis.K. Rahmat, J. Neves, und J. Lee. ICCD, Seite 76-81. IEEE Computer Society, (1998)A performance-aimed cell compactor with automatic jogs.J. fuw Lee, und C. Wong. IEEE Trans. on CAD of Integrated Circuits and Systems, 11 (12): 1495-1507 (1992)A new framework of design rules for compaction of VLSI layouts.J. fuw Lee. IEEE Trans. on CAD of Integrated Circuits and Systems, 7 (11): 1195-1204 (1988)