PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Masu, Kazuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Wire Length Distribution Model Considering Core Utilization for System on Chip.

, , , , , und . ISVLSI, Seite 276-277. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Masu, Kazuya
Eine Person hinzufügen mit dem Namen Masu, Kazuya
 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.5-V 2.5-GHz high-gain low-power regenerative amplifier based on Colpitts oscillator topology in 65-nm CMOS., , , , , und . APCCAS, Seite 340-343. IEEE, (2014)A Variability-Aware Adaptive Test Flow for Test Quality Improvement., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (7): 1056-1066 (2014)A 0.5-V 5.8-GHz low-power asymmetrical QPSK/OOK transceiver for wireless sensor network., , , , , , , , , und . ASP-DAC, Seite 40-41. IEEE, (2015)Via Distribution Model for Yield Estimation., , und . ISQED, Seite 479-484. IEEE Computer Society, (2006)A 0.18-µm CMOS time-domain capacitive-sensor interface for sub-1mG MEMS accelerometers., , , , , , , und . IEICE Electronic Express, 15 (2): 20171227 (2018)A dynamic reconfigurable RF circuit architecture., , , und . ASP-DAC, Seite 683-686. ACM Press, (2005)Improvement of power distribution network using correlation-based regression analysis., , , und . ACM Great Lakes Symposium on VLSI, Seite 513-516. ACM, (2007)2-Port Modeling Technique for Surface-Mount Passive Components Using Partial Inductance Concept., , und . IEICE Transactions, 92-A (4): 976-982 (2009)Hypersphere Sampling for Accelerating High-Dimension and Low-Failure Probability Circuit-Yield Analysis., , , und . IEICE Transactions, 97-C (4): 280-288 (2014)A Sub-1mW Class-C-VCO-Based Low Voltage PLL with Ultra-Low-Power Digitally-Calibrated ILFD in 65nm CMOS., , , , , und . IEICE Transactions, 97-C (6): 495-504 (2014)