PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Masu, Kazuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Sub-1mW Class-C-VCO-Based Low Voltage PLL with Ultra-Low-Power Digitally-Calibrated ILFD in 65nm CMOS.

, , , , , und . IEICE Transactions, 97-C (6): 495-504 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Masu, Kazuya
Eine Person hinzufügen mit dem Namen Masu, Kazuya
 

Weitere Publikationen von Autoren mit dem selben Namen

Via Distribution Model for Yield Estimation., , und . ISQED, Seite 479-484. IEEE Computer Society, (2006)A 0.5-V 5.8-GHz low-power asymmetrical QPSK/OOK transceiver for wireless sensor network., , , , , , , , , und . ASP-DAC, Seite 40-41. IEEE, (2015)A 0.5-V 2.5-GHz high-gain low-power regenerative amplifier based on Colpitts oscillator topology in 65-nm CMOS., , , , , und . APCCAS, Seite 340-343. IEEE, (2014)A Variability-Aware Adaptive Test Flow for Test Quality Improvement., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (7): 1056-1066 (2014)A 0.18-µm CMOS time-domain capacitive-sensor interface for sub-1mG MEMS accelerometers., , , , , , , und . IEICE Electronic Express, 15 (2): 20171227 (2018)Determination of optimal polynomial regression function to decompose on-die systematic and random variations., , , und . ASP-DAC, Seite 518-523. IEEE, (2008)A 950μW 5.5-GHz low voltage PLL with digitally-calibrated ILFD and linearized varactor., , , , , und . ASP-DAC, Seite 23-24. IEEE, (2014)An ultra-low-power RF transceiver with a 1.5-pJ/bit maximally-digital impulse-transmitter and an 89.5-μW super-regenerative RSSI., , , , , , , und . A-SSCC, Seite 265-268. IEEE, (2014)An 8.865-GHz -244dB-FOM high-frequency piezoelectric resonator-based cascaded fractional-N PLL with sub-ppb-order channel adjusting technique., , , , , , , , , und 3 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)2-Port Modeling Technique for Surface-Mount Passive Components Using Partial Inductance Concept., , und . IEICE Transactions, 92-A (4): 976-982 (2009)