PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chang, Yao-Wen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Simultaneous Layout Migration and Decomposition for Double Patterning Technology.

, , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (2): 284-294 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yao Wang University of Stuttgart

Dr. -Ing. Christoph Wenzel University of Stuttgart

Florian Wendt University of Stuttgart

Dr. rer. nat. Tim Wendlandt University of Stuttgart

Ingeborg Wenger University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Global Interconnect Planning., , und . Handbook of Algorithms for Physical Design Automation, Auerbach Publications, (2008)ECO Timing Optimization Using Spare Cells and Technology Remapping., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (5): 697-710 (2010)Obstacle-Avoiding Free-Assignment Routing for Flip-Chip Designs., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (2): 224-236 (2014)Modern Floorplanning Based on B*-Tree and Fast Simulated Annealing., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (4): 637-650 (2006)Guest Editorial., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (2): 165-166 (2011)TRECO: Dynamic Technology Remapping for Timing Engineering Change Orders., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (11): 1723-1733 (2012)ECO Optimization Using Metal-Configurable Gate-Array Spare Cells., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (11): 1722-1733 (2013)Multilayer Global Routing With Via and Wire Capacity Considerations., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (5): 685-696 (2010)Escape Routing for Staggered-Pin-Array PCBs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (9): 1347-1356 (2013)Pulsed-Latch Aware Placement for Timing-Integrity Optimization., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (12): 1856-1869 (2011)