PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chang, Yao-Wen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Escape Routing for Staggered-Pin-Array PCBs.

, , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (9): 1347-1356 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yao Wang University of Stuttgart

Dr. -Ing. Christoph Wenzel University of Stuttgart

Florian Wendt University of Stuttgart

Dr. rer. nat. Tim Wendlandt University of Stuttgart

Ingeborg Wenger University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Placement with Alignment and Performance Constraints Using the B*-Tree Representation., und . ICCD, Seite 568-571. IEEE Computer Society, (2004)MR: a new framework for multilevel full-chip routing., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 23 (5): 793-800 (2004)ECO Optimization Using Metal-Configurable Gate-Array Spare Cells., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (11): 1722-1733 (2013)Multilayer Global Routing With Via and Wire Capacity Considerations., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (5): 685-696 (2010)Escape Routing for Staggered-Pin-Array PCBs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (9): 1347-1356 (2013)Pulsed-Latch Aware Placement for Timing-Integrity Optimization., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (12): 1856-1869 (2011)Multilevel Full-Chip Gridless Routing With Applications to Optical-Proximity Correction., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (6): 1041-1053 (2007)Voltage-Drop Aware Analytical Placement by Global Power Spreading for Mixed-Size Circuit Designs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (11): 1649-1662 (2011)TSV-Aware Analytical Placement for 3-D IC Designs Based on a Novel Weighted-Average Wirelength Model., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (4): 497-509 (2013)Analog Placement Based on Symmetry-Island Formulation., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (6): 791-804 (2009)