Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Karnik, Tanay
Eine Person hinzufügen mit dem Namen Karnik, Tanay
 

Weitere Publikationen von Autoren mit dem selben Namen

Accurate Estimation of SRAM Dynamic Stability., , , , , und . IEEE Trans. VLSI Syst., 16 (12): 1639-1647 (2008)2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 274-275. IEEE, (2008)High Voltage Tolerant Linear Regulator With Fast Digital Control for Biasing of Integrated DC-DC Converters., , , , , , und . J. Solid-State Circuits, 42 (1): 66-73 (2007)Technology Impacts on Sub-90nm CMOS Circuit Design and Design Methodologies., , und . VLSI Design, Seite 5-7. IEEE Computer Society, (2006)Circuit techniques for dynamic variation tolerance., , , , , , und . DAC, Seite 4-7. ACM, (2009)Total power optimization by simultaneous dual-Vt allocation and device sizing in high performance microprocessors., , , , , , , und . DAC, Seite 486-491. ACM, (2002)An empirical model for accurate estimation of routing delay in FPGAs., und . ICCAD, Seite 328-331. IEEE Computer Society / ACM, (1995)Characterization of Soft Errors Caused by Single Event Upsets in CMOS Processes., , und . IEEE Trans. Dependable Sec. Comput., 1 (2): 128-143 (2004)A 22nm dynamically adaptive clock distribution for voltage droop tolerance., , , , und . VLSIC, Seite 94-95. IEEE, (2012)High-frequency DC-DC conversion : fact or fiction., , , , und . ISCAS, IEEE, (2006)