Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Technology Impacts on Sub-90nm CMOS Circuit Design and Design Methodologies.

R. Puri, T. Karnik, und R. Joshi. VLSI Design, Seite 5-7. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

V. Vaikuntanathan

Jasmin Joshi-Thompson University of Stuttgart

V. Zaverkin

Michael P. Voigt

Wolfgang Vogel

Weitere Publikationen von Autoren mit dem selben Namen

Robust bias temperature instability refresh design and methodology for memory cell recovery.G. Touma, R. Kanj, R. Joshi, A. Kayssi, und A. Chehab. ICICDT, Seite 1-4. IEEE, (2014)14nm FinFET based supply voltage boosting techniques for extreme low Vmin operation.R. Joshi, M. Ziegler, H. Wetter, C. Wandel, und H. Ainspan. VLSIC, Seite 268-. IEEE, (2015)Efficient analog circuit optimization using sparse regression and error margining.M. Alawieh, F. Wang, R. Kanj, X. Li, und R. Joshi. ISQED, Seite 410-415. IEEE, (2016)Estimation of gate-to-channel tunneling current in ultra-thin oxide sub-50nm double gate devices.S. Mukhopadhyay, K. Kim, J. Kim, S. Lo, R. Joshi, C. Chuang, und K. Roy. Microelectronics Journal, 38 (8-9): 931-941 (2007)Characterizing Hadoop applications on microservers for performance and energy efficiency optimizations.M. Malik, A. Sasan, R. Joshi, S. Rafatirah, und H. Homayoun. ISPASS, Seite 153-154. IEEE Computer Society, (2016)Distributed In-Memory Computing on Binary RRAM Crossbar.L. Ni, H. Huang, Z. Liu, R. Joshi, und H. Yu. JETC, 13 (3): 36:1-36:18 (2017)Design technology co-optimization for 10 nm and beyond.T. Kikkawa, und R. Joshi. CICC, Seite 1. IEEE, (2014)Design Considerations and Implementation of a High Performance Dynamic Register File.R. Joshi, und W. Hwang. VLSI Design, Seite 526-531. IEEE Computer Society, (1999)Design Of Provably Correct Storage Arrays.R. Joshi, W. Hwang, und A. Kuehlmann. VLSI Design, Seite 196-. IEEE Computer Society, (2001)"Cool low power" 1GHz multi-port register file and dynamic latch in 1.8 V, 0.25 mum SOI and bulk technology (poster session).R. Joshi, W. Hwang, S. Wilson, und C. Chuang. ISLPED, Seite 203-206. ACM, (2000)