PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tsukamoto, Sanroku"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 32 Gb/s Data-Interpolator Receiver With Two-Tap DFE Fabricated With 28-nm CMOS Process.

, , , , , , , , , , und . J. Solid-State Circuits, 48 (12): 3258-3267 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Tsukamoto, Sanroku
Eine Person hinzufügen mit dem Namen Tsukamoto, Sanroku
 

Weitere Publikationen von Autoren mit dem selben Namen

A Dynamic Offset Control Technique for Comparator Design in Scaled CMOS Technology., , , , , , , und . IEICE Transactions, 93-A (12): 2456-2462 (2010)A 10-b 50-MS/s 820- μ W SAR ADC With On-Chip Digital Calibration., , , und . IEEE Trans. Biomed. Circuits and Systems, 4 (6): 410-416 (2010)Split capacitor DAC mismatch calibration in successive approximation ADC., , , , , , , , , und 2 andere Autor(en). CICC, Seite 279-282. IEEE, (2009)A 1 GHz CMOS comparator with dynamic offset control technique., , und . ASP-DAC, Seite 103-104. IEEE, (2009)A 9-bit 100 MS/s SAR ADC with Digitally Assisted Background Calibration., , , und . IEICE Transactions, 95-C (6): 1026-1034 (2012)A 32 Gb/s Data-Interpolator Receiver With Two-Tap DFE Fabricated With 28-nm CMOS Process., , , , , , , , , und 1 andere Autor(en). J. Solid-State Circuits, 48 (12): 3258-3267 (2013)A 6-bit, 1-GS/s, 9.9-mW, Interpolated Subranging ADC in 65-nm CMOS., , , , und . J. Solid-State Circuits, 49 (3): 673-682 (2014)32Gb/s data-interpolator receiver with 2-tap DFE in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 36-37. IEEE, (2013)A 6b 3GS/s flash ADC with background calibration., , , und . CICC, Seite 283-286. IEEE, (2009)A dynamic offset control technique for comparator design in scaled CMOS technology., , , , , , , und . CICC, Seite 495-498. IEEE, (2008)