PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sridhar, Ramalingam"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Leakage current, active power, and delay analysis of dynamic dual Vt CMOS circuits under P-V-T fluctuations.

, , , , , und . Microelectronics Reliability, 51 (9-11): 1498-1502 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sridhar, Ramalingam
Eine Person hinzufügen mit dem Namen Sridhar, Ramalingam
 

Weitere Publikationen von Autoren mit dem selben Namen

Leakage current, active power, and delay analysis of dynamic dual Vt CMOS circuits under P-V-T fluctuations., , , , , und . Microelectronics Reliability, 51 (9-11): 1498-1502 (2011)Hybrid-cell register files design for improving NBTI reliability., , , , , und . Microelectronics Reliability, 52 (9-10): 1865-1869 (2012)Low Power SER Tolerant Design to Mitigate Single Event Transients in Nanoscale Circuits., , und . J. Low Power Electronics, 1 (2): 182-193 (2005)Variability Aware Low-Power Delay Optimal Buffer Insertion for Global Interconnects., und . IEEE Trans. on Circuits and Systems, 57-I (12): 3055-3063 (2010)Parallel Intersecting Compressed Bit Vectors in a High Speed Query Server for Processing Postal Addresses., , und . HPCA, Seite 232-241. IEEE Computer Society, (1996)A Simple Cost-Effective Framework for iPhone Forensic Analysis., , und . ICDF2C, Volume 53 von Lecture Notes of the Institute for Computer Sciences, Social Informatics and Telecommunications Engineering, Seite 27-37. Springer, (2010)Robust 3GHz CMOS low noise amplifier adapted for RFID receivers., , und . SoCC, Seite 91-94. IEEE, (2007)Defect Analysis and Defect Tolerant Design of Multi-port SRAMs., , , und . J. Electronic Testing, 24 (1-3): 165-179 (2008)A high speed and low power content-addressable memory(CAM) using pipelined scheme., , und . SoCC, Seite 345-349. IEEE, (2015)A local clocking approach for self-timed datapath designs., und . Great Lakes Symposium on VLSI, Seite 152-. IEEE Computer Society, (1995)