PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Lim, Sung Kyu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power and slew-aware clock network design for through-silicon-via (TSV) based 3D ICs.

, und . ASP-DAC, Seite 175-180. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jaekeun Lim University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Guest Editors' Introduction: Advances in 3-D Integrated Circuits, Systems, and CAD Tools - Part 2., und . IEEE Design & Test, 33 (2): 7-8 (2016)Impact of nano-scale through-silicon vias on the quality of today and future 3D IC designs., , und . SLIP, Seite 1-8. IEEE, (2011)Stacking integration methodologies in 3D IC for 3D ultrasound image processing application: A stochastic flash ADC design case study., , und . ISCAS, Seite 1266-1269. IEEE, (2015)How to reduce power in 3D IC designs: A case study with OpenSPARC T2 core., , , , , , , , , und 3 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)Block-level 3D IC design with through-silicon-via planning., , und . ASP-DAC, Seite 335-340. IEEE, (2012)Chip/Package Mechanical Stress Impact on 3-D IC Reliability and Mobility Variations., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (11): 1694-1707 (2013)TSV Stress-Aware Full-Chip Mechanical Reliability Analysis and Optimization for 3-D IC., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (8): 1194-1207 (2012)Multi-TSV and E-Field Sharing Aware Full-chip Extraction and Mitigation of TSV-to-Wire Coupling., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (12): 1964-1976 (2015)Fast delay estimation with buffer insertion for through-silicon-via-based 3D interconnects., und . ISQED, Seite 228-335. IEEE, (2012)Physical Planning with Retiming., und . ICCAD, Seite 2-7. IEEE Computer Society, (2000)