PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ogawa, Junji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC.

, , , , , , , , , , , und . IEICE Transactions, 93-C (3): 295-302 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ogawa, Junji
Eine Person hinzufügen mit dem Namen Ogawa, Junji
 

Weitere Publikationen von Autoren mit dem selben Namen

Circuits for CMOS High-Speed I/O in Sub-100 nm Technologies., , , , , , und . IEICE Transactions, 89-C (3): 300-313 (2006)Split capacitor DAC mismatch calibration in successive approximation ADC., , , , , , , , , und 2 andere Autor(en). CICC, Seite 279-282. IEEE, (2009)A 64Mbit Mesochronous Hybrid Wave Pipelined Multibank DRAM Macro., und . Intelligent Memory Systems, Volume 2107 von Lecture Notes in Computer Science, Seite 1-14. Springer, (2000)18-GHz Clock Distribution Using a Coupled VCO Array., , , , , und . IEICE Transactions, 90-C (4): 811-822 (2007)A 5Gb/s transceiver with an ADC-based feedforward CDR and CMA adaptive equalizer in 65nm CMOS., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 168-169. IEEE, (2010)A 5-Gb/s ADC-Based Feed-Forward CDR in 65 nm CMOS., , , , , und . J. Solid-State Circuits, 45 (6): 1091-1098 (2010)A 0.8-1.3V 16-channel 2.5Gb/s high-speed serial transceiver in a 90nm standard CMOS process., , , , , , , , , und . CICC, Seite 131-134. IEEE, (2005)A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor-Transconductor Hybrid in 0.11-µm CMOS., , , , , und . J. Solid-State Circuits, 42 (3): 627-636 (2007)A Single-40 Gb/s Dual-20 Gb/s Serializer IC With SFI-5.2 Interface in 65 nm CMOS., , , , , , , , , und 8 andere Autor(en). J. Solid-State Circuits, 44 (12): 3580-3589 (2009)20-GHz Quadrature Injection-Locked LC Dividers With Enhanced Locking Range., , , , , und . J. Solid-State Circuits, 43 (3): 610-618 (2008)