Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 335Mb/s 3.9mm2 65nm CMOS flexible MIMO detection-decoding engine achieving 4G wireless data rates., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 216-218. IEEE, (2012)Low power design of the X-GOLD® SDR 20 baseband processor., , , , , , , und . DATE, Seite 792-793. IEEE, (2010)A Compact Clock Generator for Heterogeneous GALS MPSoCs in 65-nm CMOS Technology., , , , , und . IEEE Trans. VLSI Syst., 21 (3): 566-570 (2013)A database accelerator for energy-efficient query processing and optimization., , , , , , , , , und 7 andere Autor(en). NORCAS, Seite 1-5. IEEE, (2016)On-Chip Measurement and Compensation of Timing Imbalances in High-Speed Serial NoC Links., , , und . IJERTCS, 3 (4): 42-56 (2012)A low-power cell-based-design multi-port register file in 65nm CMOS technology., , , und . ISCAS, Seite 313-316. IEEE, (2010)A Biological-Realtime Neuromorphic System in 28 nm CMOS using Low-Leakage Switched Capacitor Circuits., , , , , , , und . CoRR, (2014)Switched-Capacitor Realization of Presynaptic Short-Term-Plasticity and Stop-Learning Synapses in 28 nm CMOS., , , , , , , und . CoRR, (2014)Dynamic voltage and frequency scaling for neuromorphic many-core systems., , , , , , , , , und 9 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2017)Performance Analysis of a Comparator Based Mixed-Signal Control Loop in 28 nm CMOS., , , , , , , , und . VLSI-SoC, Seite 155-158. IEEE, (2019)