PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chandra, Vikas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Circuit design perspectives for Ge FinFET at 10nm and beyond.

, , , , , , , , , , , und . ISQED, Seite 57-60. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexandros Vikas University of Stuttgart

Chandra Prakash Beura University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Impact of Technology and Voltage Scaling on the Soft Error Susceptibility in Nanoscale CMOS., und . DFT, Seite 114-122. IEEE Computer Society, (2008)Leveraging sensitivity analysis for fast, accurate estimation of SRAM dynamic write VMIN., , , und . DATE, Seite 1819-1824. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Impact of voltage scaling on nanoscale SRAM reliability., und . DATE, Seite 387-392. IEEE, (2009)Analytical model for TDDB-based performance degradation in combinational logic., , , und . DATE, Seite 423-428. IEEE, (2010)TIMBER: Time borrowing and error relaying for online timing error resilience., , , und . DATE, Seite 1554-1559. IEEE, (2010)Modeling SRAM dynamic VMIN., , , und . ICICDT, Seite 1-4. IEEE, (2014)Cross layer resiliency in real world., , , und . DATE, Seite 1. European Design and Automation Association, (2014)A black box method for stability analysis of arbitrary SRAM cell structures., , , , , , und . DATE, Seite 795-800. IEEE Computer Society, (2010)Not All Ops Are Created Equal!, , und . CoRR, (2018)A digital dynamic write margin sensor for low power read/write operations in 28nm SRAM., , , und . ISLPED, Seite 307-310. ACM, (2014)