PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Saen, Makoto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An inductive-coupling link for 3D integration of a 90nm CMOS processor and a 65nm CMOS SRAM.

, , , , , , , , , , , , und . ISSCC, Seite 480-481. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Saen, Makoto
Eine Person hinzufügen mit dem Namen Saen, Makoto
 

Weitere Publikationen von Autoren mit dem selben Namen

Soft-Error-Tolerant Dual-Modular-Redundancy Architecture with Repair and Retry Scheme for Memory-Control Circuit on FPGA., , und . IEICE Transactions, 100-C (4): 382-390 (2017)Transparent SOC: on-chip analyzing techniques and implementation for embedded processor., , , , und . SoCC, Seite 51-54. IEEE, (2004)3-D System Integration of Processor and Multi-Stacked SRAMs Using Inductive-Coupling Link., , , , , , , , , und 3 andere Autor(en). J. Solid-State Circuits, 45 (4): 856-862 (2010)Embedded SoC Resource Manager to Control Temperature and Data Bandwidth., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 296-604. IEEE, (2007)Hierarchical 3D interconnection architecture with tightly-coupled processor-memory integration., , , , und . 3DIC, Seite 1-6. IEEE, (2010)Elastic shared resource scheduling SOC interconnect architecture for real-time system., , , , , , , , , und 1 andere Autor(en). CICC, Seite 787-790. IEEE, (2005)A Low-Power Wide-Range Clock Synchronizer With Predictive-Delay-Adjustment Scheme for Continuous Voltage Scaling in DVFS., , , , , und . J. Solid-State Circuits, 45 (11): 2312-2320 (2010)An inductive-coupling link for 3D integration of a 90nm CMOS processor and a 65nm CMOS SRAM., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 480-481. IEEE, (2009)Scalable robotic-hand control system based on a hierarchical multi-processor architecture adopting a large number of tactile sensors., , und . IROS, Seite 14-19. IEEE, (2012)