PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ahmadi, Mahmoud Reza"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 5Gbps 0.13μm CMOS pilot-based clock and data recovery scheme for high-speed links.

, , und . CICC, Seite 125-128. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mahmoud Ashour University of Stuttgart

Hamid Reza Madadi Varzaneh University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A Sub-200 fs RMS jitter capacitor multiplier loop filter-based PLL in 28 nm CMOS for high-speed serial communication applications., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)A 5Gbps 0.13μm CMOS pilot-based clock and data recovery scheme for high-speed links., , und . CICC, Seite 125-128. IEEE, (2009)A 23mW/lane 1.2-6.8Gb/s multi-standard transceiver in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). A-SSCC, Seite 105-108. IEEE, (2014)Constrained Partial Response Receivers for High-Speed Links., , und . IEEE Trans. on Circuits and Systems, 55-II (10): 1006-1010 (2008)High-Speed Circuits for a Multi-Lane 12 Gbps CMOS PRBS Generator., , , und . ISCAS, Seite 3896-3899. IEEE, (2007)A 40 nm CMOS 195 mW/55 mW Dual-Path Receiver AFE for Multi-Standard 8.5-11.5 Gb/s Serial Links., , , , , , , , und . J. Solid-State Circuits, 50 (2): 426-439 (2015)A 195mW / 55mW dual-path receiver AFE for multistandard 8.5-to-11.5 Gb/s serial links in 40nm CMOS., , , , , , , , und . ISSCC, Seite 34-35. IEEE, (2013)A 3, times, 5-Gb/s Multilane Low-Power 0.18-muhbox m CMOS Pseudorandom Bit Sequence Generator., , , und . IEEE Trans. on Circuits and Systems, 55-II (5): 432-436 (2008)FEXT Crosstalk Cancellation for High-Speed Serial Link Design., , , und . CICC, Seite 405-408. IEEE, (2006)A 5 Gbps 0.13 μ m CMOS Pilot-Based Clock and Data Recovery Scheme for High-Speed Links., , und . J. Solid-State Circuits, 45 (8): 1533-1541 (2010)