PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Çatli, Burak"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 23mW/lane 1.2-6.8Gb/s multi-standard transceiver in 28nm CMOS.

, , , , , , , , , , und . A-SSCC, Seite 105-108. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Burak Güven Özat University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A 60 GHz CMOS combined mm-wave VCO/divider with 10-GHz tuning range., und . CICC, Seite 665-668. IEEE, (2009)3.2 A 320mW 32Gb/s 8b ADC-based PAM-4 analog front-end with programmable gain control and analog peaking in 28nm CMOS., , , , , , , , und . ISSCC, Seite 58-59. IEEE, (2016)29.2 A transmitter and receiver for 100Gb/s coherent networks with integrated 4×64GS/s 8b ADCs and DACs in 20nm CMOS., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 484-485. IEEE, (2017)Triple-Push Operation for Combined Oscillation/Divison Functionality in Millimeter-Wave Frequency Synthesizers., und . J. Solid-State Circuits, 45 (8): 1575-1589 (2010)A Sub-2 W 39.8-44.6 Gb/s Transmitter and Receiver Chipset With SFI-5.2 Interface in 40 nm CMOS., , , , , , , , , und . J. Solid-State Circuits, 48 (12): 3219-3228 (2013)A 0.5-V 3.6/5.2 GHz CMOS multi-band LC VCO for ultra low-voltage wireless applications., und . ISCAS, Seite 996-999. IEEE, (2008)3.4 A 36Gb/s PAM4 transmitter using an 8b 18GS/S DAC in 28nm CMOS., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 23mW/lane 1.2-6.8Gb/s multi-standard transceiver in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). A-SSCC, Seite 105-108. IEEE, (2014)A 1.94 to 2.55 GHz, 3.6 to 4.77 GHz Tunable CMOS VCO Based on Double-Tuned, Double-Driven Coupled Resonators., und . J. Solid-State Circuits, 44 (9): 2463-2477 (2009)A Sub-200 fs RMS jitter capacitor multiplier loop filter-based PLL in 28 nm CMOS for high-speed serial communication applications., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)