Autor der Publikation

A logic cell architecture exploiting the shannon expansion for the reduction of configuration memory.

, , , , , und . FPL, Seite 1-6. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kuga, Morihiro
Eine Person hinzufügen mit dem Namen Kuga, Morihiro
 

Weitere Publikationen von Autoren mit dem selben Namen

Power-aware FPGA routing fabrics and design tools., , , , , und . VLSI-SoC, Seite 67-72. IEEE, (2010)Blokus Duo engine on a Zynq., , , , , und . FPT, Seite 374-377. IEEE, (2014)A Study of Heterogeneous Computing Design Method based on Virtualization Technology., , , , und . SIGARCH Computer Architecture News, 44 (4): 86-91 (2016)A reconfigurable Java accelerator with software compatibility for embedded systems., , , , und . SIGARCH Computer Architecture News, 41 (5): 71-76 (2013)EXPRESS-1: a dynamically reconfigurable platform using embedded processor FPGA., , , , , und . FPT, Seite 209-216. IEEE, (2004)A novel physical defects recovery technique for FPGA-IP cores., , , , , und . ReConFig, Seite 1-7. IEEE, (2012)Designing Flexible Reconfigurable Regions to Relocate Partial Bitstreams., , , , , und . FCCM, Seite 241. IEEE Computer Society, (2012)A logic cell architecture exploiting the shannon expansion for the reduction of configuration memory., , , , , und . FPL, Seite 1-6. IEEE, (2014)An automatic FPGA design and implementation framework., , , , und . FPL, Seite 1-4. IEEE, (2013)Physical Fault Detection and Recovery Methods for System-LSI Loaded FPGA-IP Core., , , , , und . IEICE Transactions, 100-D (4): 633-644 (2017)