Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Comparing the Performance of a 64-bit Fully-Asynchronous Superscalar Processor versus its Synchronous Counterpart.

J. Colmenar, O. Garnica, J. Lanchares, J. Hidalgo, G. Miñana, und S. López. DSD, Seite 423-432. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Juan Santiago López Bermúdez University of Stuttgart

Dr. phil. Sonia D'Souza University of Stuttgart

Rodrigo Lopez Portillo Alcocer University of Stuttgart

Jonathan Hernandez Lopez University of Stuttgart

Sara Suarez Lopez University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Distributed execution of transmural electrophysiological imaging with CPU, GPU, and FPGA.S. Skalicky, S. López, und M. Lukowiak. ReConFig, Seite 1-7. IEEE, (2013)Enabling FPGA support in Matlab based heterogeneous systems.S. Skalicky, T. Kwolek, S. López, und M. Lukowiak. ReConFig, Seite 1-6. IEEE, (2014)A Parallelizing Matlab Compiler Framework and Run Time for Heterogeneous Systems.S. Skalicky, S. López, M. Lukowiak, und A. Schmidt. HPCC/CSS/ICESS, Seite 232-237. IEEE, (2015)Performance modeling of pipelined linear algebra architectures on FPGAs.S. Skalicky, S. López, und M. Lukowiak. Computers & Electrical Engineering, 40 (4): 1015-1027 (2014)Designing customized ISA processors using high level synthesis.S. Skalicky, T. Ananthanarayana, S. López, und M. Lukowiak. ReConFig, Seite 1-6. IEEE, (2015)A phase adaptive cache hierarchy for SMT processors.S. López, O. Garnica, D. Albonesi, S. Dropsho, J. Lanchares, und J. Hidalgo. Microprocessors and Microsystems - Embedded Hardware Design, 35 (8): 683-694 (2011)Sim-async: An Architectural Simulator for Asynchronous Processor Modeling Using Distribution Functions.J. Colmenar, O. Garnica, J. Lanchares, J. Hidalgo, G. Miñana, und S. López. Euro-Par, Volume 4128 von Lecture Notes in Computer Science, Seite 495-505. Springer, (2006)Performance Modeling of Pipelined Linear Algebra Architectures on FPGAs.S. Skalicky, S. López, M. Lukowiak, J. Letendre, und M. Ryan. ARC, Volume 7806 von Lecture Notes in Computer Science, Seite 146-153. Springer, (2013)Dynamic Capacity-Speed Tradeoffs in SMT Processor Caches.S. López, S. Dropsho, D. Albonesi, O. Garnica, und J. Lanchares. HiPEAC, Volume 4367 von Lecture Notes in Computer Science, Seite 136-150. Springer, (2007)Comparing the Performance of a 64-bit Fully-Asynchronous Superscalar Processor versus its Synchronous Counterpart.J. Colmenar, O. Garnica, J. Lanchares, J. Hidalgo, G. Miñana, und S. López. DSD, Seite 423-432. IEEE Computer Society, (2006)