Autor der Publikation

Sim-async: An Architectural Simulator for Asynchronous Processor Modeling Using Distribution Functions.

, , , , , und . Euro-Par, Volume 4128 von Lecture Notes in Computer Science, Seite 495-505. Springer, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Miñana, Guadalupe
Eine Person hinzufügen mit dem Namen Miñana, Guadalupe
 

Weitere Publikationen von Autoren mit dem selben Namen

Comparing the Performance of a 64-bit Fully-Asynchronous Superscalar Processor versus its Synchronous Counterpart., , , , , und . DSD, Seite 423-432. IEEE Computer Society, (2006)Sim-async: An Architectural Simulator for Asynchronous Processor Modeling Using Distribution Functions., , , , , und . Euro-Par, Volume 4128 von Lecture Notes in Computer Science, Seite 495-505. Springer, (2006)Reducing power of functional units in high-performance processors by checking instruction codes and resizing adders., , , , , und . IET Computers & Digital Techniques, 1 (2): 113-119 (2007)A Power-Aware Technique for Functional Units in High-Performance Processors., , , , und . DSD, Seite 456-459. IEEE Computer Society, (2006)Memories in Complutense Campus., , , , , , und . A Tribute to Prof. Dr. Da Ruan, Seite 143-150. Springer, (2013)Power Reduction of Superscalar Processor Functional Units by Resizing Adder-Width., , , , und . PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 40-48. Springer, (2005)A Technique to Reduce Static and Dynamic Power of Functional Units in High-Performance Processors., , , , , und . PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 514-523. Springer, (2006)