PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Haroun, Baher"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 110dB SNR and 0.5mW current-steering audio DAC implemented in 45nm CMOS.

, , , , , , und . ISSCC, Seite 304-305. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Haroun, Baher
Eine Person hinzufügen mit dem Namen Haroun, Baher
 

Weitere Publikationen von Autoren mit dem selben Namen

A 20mW 61dB SNDR (60MHz BW) 1b 3rd-order continuous-time delta-sigma modulator clocked at 6GHz in 45nm CMOS., , , , und . ISSCC, Seite 158-160. IEEE, (2012)A PWM Based Fully Integrated Digital Transmitter/PA for WLAN and LTE Applications., , , , und . J. Solid-State Circuits, 50 (5): 1117-1125 (2015)A 29.5 dBm Class-E Outphasing RF Power Amplifier With Efficiency and Output Power Enhancement Circuits in 45nm CMOS., , , und . IEEE Trans. on Circuits and Systems, 64-I (8): 1977-1988 (2017)Power estimation tool for sub-micron CMOS VLSI circuits., , und . ICCAD, Seite 204-209. IEEE Computer Society / ACM, (1992)A 110dB SNR and 0.5mW current-steering audio DAC implemented in 45nm CMOS., , , , , , und . ISSCC, Seite 304-305. IEEE, (2010)Autonomous Vehicles Sensor Needs.. ESSCIRC, Seite 3. IEEE, (2018)Optimal Datapath Synthesis of Partitioned Signal Processing Algorithm for Multiple FPGAs., und . ICCD, Seite 587-589. IEEE Computer Society, (1994)A Floorplanner driven by Structural & Timing Constraints., , und . ISCAS, Seite 157-160. IEEE, (1994)Architectural synthesis for DSP silicon compilers., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 8 (4): 431-447 (1989)A 29.5 dBm class-E outphasing RF power amplifier with performance enhancement circuits in 45nm CMOS., , , , und . ESSCIRC, Seite 467-470. IEEE, (2014)