Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 20mW 61dB SNDR (60MHz BW) 1b 3rd-order continuous-time delta-sigma modulator clocked at 6GHz in 45nm CMOS.

V. Srinivasan, V. Wang, P. Satarzadeh, B. Haroun, und M. Corsi. ISSCC, Seite 158-160. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. rer. nat. Patrick Bräutigam University of Stuttgart

Patrick Maisenhölder University of Stuttgart

Patrick Lerge University of Stuttgart

Patrick Hippold University of Stuttgart

Patrick Frey University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Adaptive Semiblind Calibration of Bandwidth Mismatch for Two-Channel Time-Interleaved ADCs.P. Satarzadeh, B. Levy, und P. Hurst. IEEE Trans. on Circuits and Systems, 56-I (9): 2075-2088 (2009)A parametric polyphase domain approach to blind calibration of timing mismatches for M-channel time-interleaved ADCs.P. Satarzadeh, B. Levy, und P. Hurst. ISCAS, Seite 4053-4056. IEEE, (2010)Digital Correction of Time Interleaved DAC Mismatches.G. Hovakimyan, P. Hojabri, G. Martin, und P. Satarzadeh. ISCAS, Seite 1-5. IEEE, (2019)Equalizer Design and Performance Trade-Offs in ADC-Based Serial Links.J. Kim, E. Chen, J. Ren, B. Leibowitz, P. Satarzadeh, J. Zerbe, und C. Yang. IEEE Trans. on Circuits and Systems, 58-I (9): 2096-2107 (2011)Digital Calibration of a Nonlinear S/H.P. Satarzadeh, B. Levy, und P. Hurst. J. Sel. Topics Signal Processing, 3 (3): 454-471 (2009)A 20mW 61dB SNDR (60MHz BW) 1b 3rd-order continuous-time delta-sigma modulator clocked at 6GHz in 45nm CMOS.V. Srinivasan, V. Wang, P. Satarzadeh, B. Haroun, und M. Corsi. ISSCC, Seite 158-160. IEEE, (2012)A 5 Gb/s Link With Matched Source Synchronous and Common-Mode Clocking Techniques.J. Zerbe, B. Daly, L. Luo, B. Stonecypher, W. Dettloff, J. Eble, T. Stone, J. Ren, B. Leibowitz, M. Bucher und 4 andere Autor(en). J. Solid-State Circuits, 46 (4): 974-985 (2011)Equalizer design and performance trade-offs in ADC-based serial links.J. Kim, J. Ren, B. Leibowitz, P. Satarzadeh, A. Abbasfar, und J. Zerbe. CICC, Seite 1-8. IEEE, (2010)Bandwidth Mismatch Correction for a Two-Channel Time-Interleaved A/D Converter.P. Satarzadeh, B. Levy, und P. Hurst. ISCAS, Seite 1705-1708. IEEE, (2007)