PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Zerbe, Jared"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Equalizer design and performance trade-offs in ADC-based serial links.

, , , , , und . CICC, Seite 1-8. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jared Miller University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Power-efficient I/O design considerations for high-bandwidth applications., , , , , , , , und . CICC, Seite 1-8. IEEE, (2011)A Fast-Lock, Jitter Filtering All-Digital DLL Based Burst-Mode Memory Interface., , , , , , , , , und 2 andere Autor(en). J. Solid-State Circuits, 49 (4): 1048-1062 (2014)A 7.5Gb/s 10-Tap DFE Receiver with First Tap Partial Response, Spectrally Gated Adaptation, and 2nd-Order Data-Filtered CDR., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 228-599. IEEE, (2007)A 2.3-4GHz injection-locked clock multiplier with 55.7% lock range and 10-ns power-on., , , , , und . CICC, Seite 1-4. IEEE, (2012)Near-Optimal Equalizer and Timing Adaptation for I/O Links Using a BER-Based Metric., , , , , , , , , und . J. Solid-State Circuits, 43 (9): 2144-2156 (2008)A 40 Gb/s Serial Link Transceiver in 28 nm CMOS Technology., , , , , , , , , und 4 andere Autor(en). J. Solid-State Circuits, 50 (4): 814-827 (2015)Transition-limiting codes for 4-PAM signaling in high speed serial links., , , und . GLOBECOM, Seite 3747-3751. IEEE, (2003)Modeling, simulation, and design of a multi-mode 2-10 Gb/sec fully adaptive serial link system., , , , , , , , , und 3 andere Autor(en). CICC, Seite 709-716. IEEE, (2005)A 16 Gb/s/Link, 64 GB/s Bidirectional Asymmetric Memory Interface., , , , , , , , , und 10 andere Autor(en). J. Solid-State Circuits, 44 (4): 1235-1247 (2009)A 4×40 Gb/s quad-lane CDR with shared frequency tracking and data dependent jitter filtering., , , , , , , , , und 4 andere Autor(en). VLSIC, Seite 1-2. IEEE, (2014)