Autor der Publikation

Fast path selection for testing of small delay defects considering path correlations.

, , , und . VTS, Seite 3-8. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reinventing Memory System Design for Many-Accelerator Architecture., , , und . J. Comput. Sci. Technol., 29 (2): 273-280 (2014)Response Compaction for Test Time and Test Pins Reduction Based on Advanced Convolutional Codes., , , , und . DFT, Seite 298-305. IEEE Computer Society, (2004)Enabling Near-Threshold Voltage(NTV) operation in Multi-VDD cache for power reduction., , , und . ISCAS, Seite 337-340. IEEE, (2013)Abstraction-Guided Simulation Using Markov Analysis for Functional Verification., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (2): 285-297 (2016)Retraining-based timing error mitigation for hardware neural networks., , , , , , , , , und 1 andere Autor(en). DATE, Seite 593-596. ACM, (2015)Temperature-aware software-based self-testing for delay faults., , , , und . DATE, Seite 423-428. ACM, (2015)A unified test architecture for on-line and off-line delay fault detections., , und . VTS, Seite 272-277. IEEE Computer Society, (2011)Fast path selection for testing of small delay defects considering path correlations., , , und . VTS, Seite 3-8. IEEE Computer Society, (2010)Non-robust Test Generation for Crosstalk-Induced Delay Faults., , , und . Asian Test Symposium, Seite 120-125. IEEE Computer Society, (2005)An Efficient Algorithm for Finding a Universal Set of Testable Long Paths., , , und . Asian Test Symposium, Seite 319-324. IEEE Computer Society, (2010)