Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Enabling Near-Threshold Voltage(NTV) operation in Multi-VDD cache for power reduction.

Y. Han, Y. Wang, H. Li, und X. Li. ISCAS, Seite 337-340. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

M.Sc. Yunxuan Li University of Stuttgart

Yu Li University of Stuttgart

Zheng Li University of Stuttgart

Jie Li University of Stuttgart

Li Zhong University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Graph partition based path selection for testing of small delay defects.Z. He, T. Lv, H. Li, und X. Li. ASP-DAC, Seite 499-504. IEEE, (2010)Why current secure scan designs fail and how to fix them?A. Cui, Y. Luo, H. Li, und G. Qu. Integration, (2017)Resilience-Aware Frequency Tuning for Neural-Network-Based Approximate Computing Chips.Y. Wang, J. Deng, Y. Fang, H. Li, und X. Li. IEEE Trans. VLSI Syst., 25 (10): 2736-2748 (2017)Embedded Test Decompressor to Reduce the Required Channels and Vector Memory of Tester for Complex Processor Circuit.Y. Han, Y. Hu, X. Li, H. Li, und A. Chandra. IEEE Trans. VLSI Syst., 15 (5): 531-540 (2007)Economizing TSV Resources in 3-D Network-on-Chip Design.Y. Wang, Y. Han, L. Zhang, B. Fu, C. Liu, H. Li, und X. Li. IEEE Trans. VLSI Syst., 23 (3): 493-506 (2015)Cluster Restoration-Based Trace Signal Selection for Post-Silicon Debug.Y. Cheng, H. Li, Y. Wang, und X. Li. IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (4): 767-779 (2019)A New Multiple-Round Dimension-Order Routing for Networks-on-Chip.B. Fu, Y. Han, H. Li, und X. Li. IEICE Transactions, 94-D (4): 809-821 (2011)Retraining-based timing error mitigation for hardware neural networks.J. Deng, Y. Fang, Z. Du, Y. Wang, H. Li, O. Temam, P. Ienne, D. Novo, X. Li, Y. Chen und 1 andere Autor(en). DATE, Seite 593-596. ACM, (2015)Temperature-aware software-based self-testing for delay faults.Y. Zhang, Z. Peng, J. Jiang, H. Li, und M. Fujita. DATE, Seite 423-428. ACM, (2015)Enhanced LCCG: A novel test clock generation scheme for faster-than-at-speed delay testing.S. Pei, Y. Geng, H. Li, J. Liu, und S. Jin. ASP-DAC, Seite 514-519. IEEE, (2015)