Autor der Publikation

Fabrication and characterization of robust through-silicon vias for silicon-carrier applications.

, , , , , , und . IBM Journal of Research and Development, 52 (6): 571-581 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Three-dimensional silicon integration., , , , , , , , , und 6 andere Autor(en). IBM Journal of Research and Development, 52 (6): 553-569 (2008)Development of next-generation system-on-package (SOP) technology based on silicon carriers with fine-pitch chip interconnection., , , , , , , , , und 10 andere Autor(en). IBM Journal of Research and Development, 49 (4-5): 725-754 (2005)Three dimensional silicon integration using fine pitch interconnection, silicon processing and silicon carrier packaging technology., , , , , , , , , und 5 andere Autor(en). CICC, Seite 659-662. IEEE, (2005)3D chip-stacking technology with through-silicon vias and low-volume lead-free interconnections., , , , , , , , , und 3 andere Autor(en). IBM Journal of Research and Development, 52 (6): 611-622 (2008)Wafer-level 3D integration technology., , , , , , , , , und . IBM Journal of Research and Development, 52 (6): 583-597 (2008)Fabrication and characterization of robust through-silicon vias for silicon-carrier applications., , , , , , und . IBM Journal of Research and Development, 52 (6): 571-581 (2008)3D chip stacking with C4 technology., , , , , , , , , und 4 andere Autor(en). IBM Journal of Research and Development, 52 (6): 599-609 (2008)