Autor der Publikation

A Fully Parameterizable Low Power Design of Vector Fused Multiply-Add Using Active Clock-Gating Techniques.

, , , , , und . ISLPED, Seite 362-367. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Refueling: Preventing Wire Degradation due to Electromigration., , , , , und . IEEE Micro, 28 (6): 37-46 (2008)Impact of Parameter Variations on Circuits and Microarchitecture., , , , , , und . IEEE Micro, 26 (6): 30-39 (2006)The Velox Transactional Memory Stack., , , , , , , , , und 14 andere Autor(en). IEEE Micro, 30 (5): 76-87 (2010)unreadTVar: Extending Haskell Software Transactional Memory for Performance., , , , , und . Trends in Functional Programming, Volume 8 von Trends in Functional Programming, Seite 89-104. Intellect, (2007)EVX: Vector execution on low power EDGE cores., , , , , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)JSRAM: A Circuit-Level Technique for Trading-Off Robustness and Capacity in Cache Memories., , , , und . ISVLSI, Seite 149-154. IEEE Computer Society, (2015)A dynamically reconfigurable architecture for emergency and disaster management in ITS., , , , und . ICCVE, Seite 479-484. IEEE, (2014)Implications of non-volatile memory as primary storage for database management systems., , , , und . SAMOS, Seite 164-171. IEEE, (2016)Transactional Memory: An Overview., , , , , , und . IEEE Micro, 27 (3): 8-29 (2007)A Demo of FPGA Aggressive Voltage Downscaling: Power and Reliability Tradeoffs., , und . FPL, Seite 451-452. IEEE Computer Society, (2018)