Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Using Launch-on-Capture for Testing BIST Designs Containing Synchronous and Asynchronous Clock Domains.

L. Wang, X. Wen, S. Wu, H. Furukawa, H. Chao, B. Sheu, J. Guo, und W. Jone. IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (2): 299-312 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Christoph Wenzel University of Stuttgart

Tizian Wenzel University of Stuttgart

Deep and greedy kernel methods : algorithms, analysis and applicationsT. Wenzel. Universität Stuttgart, Stuttgart, Dissertation, (2023)

Dr. rer. nat. Tim Wendlandt University of Stuttgart

Ingeborg Wenger University of Stuttgart

Marco Wende University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Towards the next generation of low-power test technologies.X. Wen. ASICON, Seite 232-235. IEEE, (2011)Fault Diagnosis of Physical Defects Using Unknown Behavior Model.X. Wen, H. Tamamoto, K. Saluja, und K. Kinoshita. J. Comput. Sci. Technol., 20 (2): 187-194 (2005)Test Pattern Modification for Average IR-Drop Reduction.W. Ding, H. Hsieh, C. Han, J. Li, und X. Wen. IEEE Trans. VLSI Syst., 24 (1): 38-49 (2016)A Testable Design of Logic Circuits under Highly Observable Condition.X. Wen, und K. Kinoshita. IEEE Trans. Computers, 41 (5): 654-659 (1992)Embedded Tutorial on Low Power Test.N. Nicolici, und X. Wen. European Test Symposium, Seite 202-210. IEEE Computer Society, (2007)Thermal-Aware Small-Delay Defect Testing in Integrated Circuits for Mitigating Overkill.D. Xiang, K. Shen, B. Bhattacharya, X. Wen, und X. Lin. IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (3): 499-512 (2016)VirtualScan: Test Compression Technology Using Combinational Logic and One-Pass ATPG.L. Wang, X. Wen, S. Wu, Z. Wang, Z. Jiang, B. Sheu, und X. Gu. IEEE Design & Test of Computers, 25 (2): 122-130 (2008)On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST.A. Tomita, X. Wen, Y. Sato, S. Kajihara, P. Girard, M. Tehranipoor, und L. Wang. Asian Test Symposium, Seite 19-24. IEEE Computer Society, (2013)Effective Launch-to-Capture Power Reduction for LOS Scheme with Adjacent-Probability-Based X-Filling.K. Miyase, Y. Uchinodan, K. Enokimoto, Y. Yamato, X. Wen, S. Kajihara, F. Wu, L. Dilillo, A. Bosio, P. Girard und 1 andere Autor(en). Asian Test Symposium, Seite 90-95. IEEE Computer Society, (2011)Testing of k-FR Circuits under Highly Observable Condition.X. Wen, H. Tamamoto, und K. Kinoshita. IEICE Transactions, 78-D (7): 830-838 (1995)