Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

On Enhancing Power Benefits in 3D ICs: Block Folding and Bonding Styles Perspective.

M. Jung, T. Song, Y. Wan, Y. Peng, und S. Lim. DAC, Seite 4:1-4:6. ACM, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mathias Jung University of Stuttgart

Philipp Junger

Dr. Kerstin Jung University of Stuttgart

Tobias Junginger University of Stuttgart

Univ. -Prof. Dr. -Ing. Hans Christian Jünger University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

TSV stress-aware full-chip mechanical reliability analysis and optimization for 3D IC.M. Jung, J. Mitra, D. Pan, und S. Lim. Commun. ACM, 57 (1): 107-115 (2014)On Enhancing Power Benefits in 3D ICs: Block Folding and Bonding Styles Perspective.M. Jung, T. Song, Y. Wan, Y. Peng, und S. Lim. DAC, Seite 4:1-4:6. ACM, (2014)Block-level designs of die-to-wafer bonded 3D ICs and their design quality tradeoffs.K. Athikulwongse, D. Kim, M. Jung, und S. Lim. ASP-DAC, Seite 687-692. IEEE, (2013)Design and Analysis of 3D-MAPS (3D Massively Parallel Processor with Stacked Memory).D. Kim, K. Athikulwongse, M. Healy, M. Hossain, M. Jung, I. Khorosh, G. Kumar, Y. Lee, D. Lewis, T. Lin und 13 andere Autor(en). IEEE Trans. Computers, 64 (1): 112-125 (2015)Full-chip through-silicon-via interfacial crack analysis and optimization for 3D IC.M. Jung, X. Liu, S. Sitaraman, D. Pan, und S. Lim. ICCAD, Seite 563-570. IEEE Computer Society, (2011)TSV stress-aware full-chip mechanical reliability analysis and optimization for 3D IC.M. Jung, J. Mitra, D. Pan, und S. Lim. DAC, Seite 188-193. ACM, (2011)3D-MAPS: 3D Massively parallel processor with stacked memory.D. Kim, K. Athikulwongse, M. Healy, M. Hossain, M. Jung, I. Khorosh, G. Kumar, Y. Lee, D. Lewis, T. Lin und 13 andere Autor(en). ISSCC, Seite 188-190. IEEE, (2012)Chip/Package Mechanical Stress Impact on 3-D IC Reliability and Mobility Variations.M. Jung, D. Pan, und S. Lim. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (11): 1694-1707 (2013)TSV Stress-Aware Full-Chip Mechanical Reliability Analysis and Optimization for 3-D IC.M. Jung, J. Mitra, D. Pan, und S. Lim. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (8): 1194-1207 (2012)How to reduce power in 3D IC designs: A case study with OpenSPARC T2 core.M. Jung, T. Song, Y. Wan, Y. Lee, D. Mohapatra, H. Wang, G. Taylor, D. Jariwala, V. Pitchumani, P. Morrow und 3 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)