Autor der Publikation

Triggered-Issuance and Triggered-Execution: A Control Paradigm to Minimize Pipeline Stalls in Distributed Controlled Coarse-Grained Reconfigurable Arrays.

, , , , , , und . IEEE Trans. Parallel Distrib. Syst., 29 (10): 2360-2372 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Yin, Shouyi
Eine Person hinzufügen mit dem Namen Yin, Shouyi
 

Weitere Publikationen von Autoren mit dem selben Namen

Improving Nested Loop Pipelining on Coarse-Grained Reconfigurable Architectures., , , , und . IEEE Trans. VLSI Syst., 24 (2): 507-520 (2016)An energy-efficient coarse-grained dynamically reconfigurable fabric for multiple-standard video decoding applications., , , , , , und . CICC, Seite 1-4. IEEE, (2013)Extending lifetime of battery-powered coarse-grained reconfigurable computing platforms., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Battery aware tasks allocating algorithm for multi-battery operated system., , , und . APCCAS, Seite 875-878. IEEE, (2010)An uneven-dual-core processor based mobile platform for facilitating the collaboration among various embedded electronic devices., , , , und . IEEE Trans. Consumer Electronics, 60 (1): 137-145 (2014)An efficient VLSI architecture of speeded-up robust feature extraction for high resolution and high frame rate video., , , , , und . SCIENCE CHINA Information Sciences, 56 (7): 1-14 (2013)ReSSIM: a mixed-level simulator for dynamic coarse-grained reconfigurable processor., , , , , , und . SCIENCE CHINA Information Sciences, 56 (6): 1-16 (2013)MapReduce inspired loop mapping for coarse-grained reconfigurable architecture., , , und . SCIENCE CHINA Information Sciences, 57 (12): 1-14 (2014)A Flexible Energy- and Reliability-Aware Application Mapping for NoC-Based Reconfigurable Architectures., , , , , , und . IEEE Trans. VLSI Syst., 23 (11): 2566-2580 (2015)Stress-Aware Loops Mapping on CGRAs with Dynamic Multi-Map Reconfiguration., , , und . IEEE Trans. Parallel Distrib. Syst., 29 (9): 2105-2120 (2018)