Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Flexible Energy- and Reliability-Aware Application Mapping for NoC-Based Reconfigurable Architectures.

L. Liu, C. Wu, C. Deng, S. Yin, Q. Wu, J. Han, und S. Wei. IEEE Trans. VLSI Syst., 23 (11): 2566-2580 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dexing Liu University of Stuttgart

Jan Liu University of Stuttgart

M.Sc. Zhuoran Liu University of Stuttgart

Yanchao Liu University of Stuttgart

Shuang Liu University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Hierarchical representation of on-chip context to reduce reconfiguration time and implementation area for coarse-grained reconfigurable architecture.Y. Wang, L. Liu, S. Yin, M. Zhu, P. Cao, J. Yang, und S. Wei. SCIENCE CHINA Information Sciences, 56 (11): 1-20 (2013)Implementation of AVS Jizhun decoder with HW/SW partitioning on a coarse-grained reconfigurable multimedia system.L. Liu, Y. Chen, S. Yin, L. Zhou, H. Yuan, und S. Wei. SCIENCE CHINA Information Sciences, 57 (8): 1-14 (2014)Implementation of multi-standard video decoder on a heterogeneous coarse-grained reconfigurable processor.L. Liu, Y. Chen, D. Wang, S. Yin, X. Wang, L. Wang, H. Lei, P. Cao, und S. Wei. SCIENCE CHINA Information Sciences, 57 (8): 1-14 (2014)Joint affine transformation and loop pipelining for mapping nested loop on CGRAs.S. Yin, D. Liu, L. Liu, S. Wei, und Y. Guo. DATE, Seite 115-120. ACM, (2015)Acceleration of Nested Conditionals on CGRAs via Trigger Scheme.S. Yin, P. Zhou, L. Liu, und S. Wei. ICCAD, Seite 597-604. IEEE, (2015)Optimizing Spatial Mapping of Nested Loop for Coarse-Grained Reconfigurable Architectures.D. Liu, S. Yin, Y. Peng, L. Liu, und S. Wei. IEEE Trans. VLSI Syst., 23 (11): 2581-2594 (2015)Energy Management on Battery-Powered Coarse-Grained Reconfigurable Platforms.P. Ouyang, S. Yin, L. Liu, und S. Wei. IEEE Trans. VLSI Syst., 23 (12): 3085-3098 (2015)A Hybrid Reconfigurable Architecture and Design Methods Aiming at Control-Intensive Kernels.J. Zhu, L. Liu, S. Yin, X. Yang, und S. Wei. IEEE Trans. VLSI Syst., 23 (9): 1700-1709 (2015)SimRPU: A Simulation Environment for Reconfigurable Architecture Exploration.L. Liu, D. Wang, S. Yin, Y. Chen, M. Zhu, und S. Wei. IEEE Trans. VLSI Syst., 22 (12): 2635-2648 (2014)Memory-Aware Loop Mapping on Coarse-Grained Reconfigurable Architectures.S. Yin, X. Yao, D. Liu, L. Liu, und S. Wei. IEEE Trans. VLSI Syst., 24 (5): 1895-1908 (2016)