Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

The vector fixed point unit of the synergistic processor element of the cell architecture processor.

N. Mäding, J. Leenstra, J. Pille, R. Sautter, S. Büttner, S. Ehrenreich, und W. Haller. DATE Designers' Forum, Seite 244-248. European Design and Automation Association, Leuven, Belgium, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Apl. Prof. Dr. Jürgen Pleiss University of Stuttgart

Univ. -Prof. Dr. Jürgen Pafel University of Stuttgart

Hon. -Prof. Dr. Jürgen Blum University of Stuttgart

PD Dr. Jürgen Dippon University of Stuttgart

Dr. rer. nat. Jürgen Steinwandel University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Migration of Cell Broadband Engine from 65nm SOI to 45nm SOI.O. Takahashi, C. Adams, D. Ault, E. Behnen, O. Chiang, S. Cottier, P. Coulman, J. Culp, G. Gervais, M. Gray und 15 andere Autor(en). ISSCC, Seite 86-87. IEEE, (2008)Implementation of the CELL Broadband Engine in a 65nm SOI Technology Featuring Dual-Supply SRAM Arrays Supporting 6GHz at 1.3V.J. Pille, C. Adams, T. Christensen, S. Cottier, S. Ehrenreich, F. Kono, D. Nelson, O. Takahashi, S. Tokito, O. Torreiter und 2 andere Autor(en). ISSCC, Seite 322-606. IEEE, (2007)A 32kB 2R/1W L1 data cache in 45nm SOI technology for the POWER7TM processor.J. Pille, D. Wendel, O. Wagner, R. Sautter, W. Penth, T. Fröhnel, S. Büttner, O. Torreiter, M. Eckert, J. Paredes und 3 andere Autor(en). ISSCC, Seite 344-345. IEEE, (2010)The vector fixed point unit of the synergistic processor element of the cell architecture processor.N. Mäding, J. Leenstra, J. Pille, R. Sautter, S. Büttner, S. Ehrenreich, und W. Haller. DATE Designers' Forum, Seite 244-248. European Design and Automation Association, Leuven, Belgium, (2006)A system of array families and synthesized soft arrays for the POWER9™ processor in 14nm SOI FinFET technology.P. Salz, A. Frisch, W. Penth, J. Noack, T. Kalla, R. Sautter, M. Kugel, O. Torreiter, G. Sapp, M. Lee und 4 andere Autor(en). ESSCIRC, Seite 303-307. IEEE, (2017)Implementation of the 65nm Cell Broadband Engine.M. Riley, B. Flachs, S. Dhong, G. Gervais, S. Weitzel, M. Wang, D. Boerstler, M. Bolliger, J. Keaty, J. Pille und 4 andere Autor(en). CICC, Seite 717-720. IEEE, (2007)IBM POWER8 circuit design and energy optimization.V. Zyuban, J. Friedrich, D. Dreps, J. Pille, D. Plass, P. Restle, Z. Deniz, M. Ziegler, S. Chu, M. Islam und 13 andere Autor(en). IBM Journal of Research and Development, (2015)