Autor der Publikation

Evaluation and mitigation of performance degradation under random telegraph noise for digital circuits.

, , , , , , und . IET Circuits, Devices & Systems, 7 (5): 273-282 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-complexity symbol-level differential detection scheme for IEEE 802.15.4 O-QPSK signals., , , und . WCSP, Seite 1-6. IEEE, (2012)High Speed Soft-Error-Tolerant Latch and Flip-Flop Design for Multiple VDD Circuit., , und . ISVLSI, Seite 273-278. IEEE Computer Society, (2007)Whitespace-aware TSV arrangement in 3D clock tree synthesis., , , , , und . ISVLSI, Seite 115-120. IEEE Computer Socity, (2013)Application specific sensor node architecture optimization - Experiences from field deployments., , , , , , und . ASP-DAC, Seite 389-394. IEEE, (2012)HS3DPG: Hierarchical simulation for 3D P/G network., , , , , , und . ASP-DAC, Seite 509-514. IEEE, (2013)DTW-Based Subsequence Similarity Search on AMD Heterogeneous Computing Platform., , , , , und . HPCC/EUC, Seite 1054-1063. IEEE, (2013)Modeling the Impact of Process Variation on Critical Charge Distribution., , , , und . SoCC, Seite 243-246. IEEE, (2006)FPGA and GPU implementation of large scale SpMV., , , , , , und . SASP, Seite 64-70. IEEE Computer Society, (2010)Modeling of PMOS NBTI Effect Considering Temperature Variation., , , , , und . ISQED, Seite 139-144. IEEE Computer Society, (2007)TSV-aware topology generation for 3D Clock Tree Synthesis., , , , , , und . ISQED, Seite 300-307. IEEE, (2013)