Autor der Publikation

Role of design in multiple patterning: technology development, design enablement and process control.

, und . DATE, Seite 314-319. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

O(n) layout-coloring for multiple-patterning lithography and conflict-removal using compaction., , , , , und . ICICDT, Seite 1-4. IEEE, (2012)Layout Decomposition and Legalization for Double-Patterning Technology., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (2): 202-215 (2013)A framework for early and systematic evaluation of design rules., und . ICCAD, Seite 615-622. ACM, (2009)Estimation of Electromigration-Aggravating Narrow Interconnects Using a Layout Sensitivity Model., und . DFT, Seite 59-67. IEEE Computer Society, (2007)DRE: A Framework for Early Co-Evaluation of Design Rules, Technology Choices, and Layout Methodologies., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (9): 1379-1392 (2012)Pattern-restricted design at 10nm and beyond., , und . ICCD, Seite 308-310. IEEE Computer Society, (2014)Role of design in multiple patterning: technology development, design enablement and process control., und . DATE, Seite 314-319. EDA Consortium San Jose, CA, USA / ACM DL, (2013)A framework for double patterning-enabled design., , , , , und . ICCAD, Seite 14-20. IEEE Computer Society, (2011)A Layout Sensitivity Model for Estimating Electromigration-vulnerable Narrow Interconnects., und . J. Electronic Testing, 25 (1): 67-77 (2009)Electrical Modeling of Lithographic Imperfections., , und . VLSI Design, Seite 423-428. IEEE Computer Society, (2010)