Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

CHERI: a RISC capability machine for practical memory safety.. University of Cambridge, UK, (2014)British Library, EThOS.CheriABI: Enforcing Valid Pointer Provenance and Minimizing Pointer Privilege in the POSIX C Run-time Environment., , , , , , , , , und 11 andere Autor(en). ASPLOS, Seite 379-393. ACM, (2019)CHERI JNI: Sinking the Java Security Model into the C., , , , , , , , , und 5 andere Autor(en). ASPLOS, Seite 569-583. ACM, (2017)Lane Change and Merge Maneuvers for Connected and Automated Vehicles: A Survey., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Intelligent Vehicles, 1 (1): 105-120 (2016)Beyond the PDP-11: Architectural Support for a Memory-Safe C Abstract Machine., , , , , , , , und . ASPLOS, Seite 117-130. ACM, (2015)CheriRTOS: A Capability Model for Embedded Devices., , , , , , , , , und 6 andere Autor(en). ICCD, Seite 92-99. IEEE Computer Society, (2018)A 64-bit MIPS processor running freebsd on a portable FPGA tablet., , und . FPL, Seite 1. IEEE, (2013)Fast Protection-Domain Crossing in the CHERI Capability-System Architecture., , , , , , , , , und 9 andere Autor(en). IEEE Micro, 36 (5): 38-49 (2016)CHERI Concentrate: Practical Compressed Capabilities., , , , , , , , , und 4 andere Autor(en). IEEE Trans. Computers, 68 (10): 1455-1469 (2019)The CHERI capability model: Revisiting RISC in an age of risk., , , , , , , , , und . ISCA, Seite 457-468. IEEE Computer Society, (2014)