Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A new graph-theoretic, multi-objective layout decomposition framework for double patterning lithography.

J. Yang, K. Lu, M. Cho, K. Yuan, und D. Pan. ASP-DAC, Seite 637-644. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yang Yang University of Stuttgart

Guangpu Yang University of Stuttgart

Yang Wang University of Stuttgart

Florian Jaensch University of Stuttgart

Xiliu Yang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Crosstalk Noise Variation Assessment and Analysis for the Worst Process Corner.J. Yang, und A. Neureuther. ISQED, Seite 352-356. IEEE Computer Society, (2008)Double patterning layout decomposition for simultaneous conflict and stitch minimization.K. Yuan, J. Yang, und D. Pan. ISPD, Seite 107-114. ACM, (2009)Overlay aware interconnect and timing variation modeling for double patterning technology.J. Yang, und D. Pan. ICCAD, Seite 488-493. IEEE Computer Society, (2008)Dealing with IC manufacturability in extreme scaling (Embedded tutorial paper).B. Yu, J. Gao, D. Ding, Y. Ban, J. Yang, K. Yuan, M. Cho, und D. Pan. ICCAD, Seite 240-242. ACM, (2012)Double Patterning Layout Decomposition for Simultaneous Conflict and Stitch Minimization.K. Yuan, J. Yang, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (2): 185-196 (2010)Impact of Mechanical Stress on the Full Chip Timing for Through-Silicon-Via-based 3-D ICs.K. Athikulwongse, J. Yang, D. Pan, und S. Lim. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 905-917 (2013)Chemical-mechanical polishing aware application-specific 3D NoC design.W. Jang, O. He, J. Yang, und D. Pan. ICCAD, Seite 207-212. IEEE Computer Society, (2011)Elimination of false aggressors using the functional relationship for full-chip crosstalk analysis.J. Yang, J. Kim, J. Choi, M. Yoo, und J. Kong. ISQED, Seite 344-347. IEEE Computer Society, (2003)Stress-driven 3D-IC placement with TSV keep-out zone and regularity study.K. Athikulwongse, A. Chakraborty, J. Yang, D. Pan, und S. Lim. ICCAD, Seite 669-674. IEEE, (2010)A new graph-theoretic, multi-objective layout decomposition framework for double patterning lithography.J. Yang, K. Lu, M. Cho, K. Yuan, und D. Pan. ASP-DAC, Seite 637-644. IEEE, (2010)