Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Dealing with IC manufacturability in extreme scaling (Embedded tutorial paper).

B. Yu, J. Gao, D. Ding, Y. Ban, J. Yang, K. Yuan, M. Cho, und D. Pan. ICCAD, Seite 240-242. ACM, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Amir Bani Mohammad Ali University of Stuttgart

Yeama Bangali University of Stuttgart

Linus Bantel University of Stuttgart

Dr. -Ing. Galih Bangga University of Stuttgart

Sayan Banerjee University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Doppler: DPL-aware and OPC-friendly gridless detailed routing with mask density balancing.Y. Lin, Y. Ban, D. Pan, und Y. Li. ICCAD, Seite 283-289. IEEE Computer Society, (2011)Modeling of Layout Aware Line-Edge Roughness and Poly Optimization for Leakage Minimization.Y. Ban, und D. Pan. IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (2): 150-159 (2011)Dealing with IC manufacturability in extreme scaling (Embedded tutorial paper).B. Yu, J. Gao, D. Ding, Y. Ban, J. Yang, K. Yuan, M. Cho, und D. Pan. ICCAD, Seite 240-242. ACM, (2012)Compact modeling and robust layout optimization for contacts in deep sub-wavelength lithography.Y. Ban, und D. Pan. DAC, Seite 408-411. ACM, (2010)ELIAD: efficient lithography aware detailed router with compact post-OPC printability prediction.M. Cho, K. Yuan, Y. Ban, und D. Pan. DAC, Seite 504-509. ACM, (2008)ELIAD: Efficient Lithography Aware Detailed Routing Algorithm With Compact and Macro Post-OPC Printability Prediction.M. Cho, K. Yuan, Y. Ban, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (7): 1006-1016 (2009)Standard Cell Layout Regularity and Pin Access Optimization Considering Middle-of-Line.W. Ye, B. Yu, D. Pan, Y. Ban, und L. Liebmann. ACM Great Lakes Symposium on VLSI, Seite 289-294. ACM, (2015)Layout aware line-edge roughness modeling and poly optimization for leakage minimization.Y. Ban, und J. Yang. DAC, Seite 447-452. ACM, (2011)Flexible 2D layout decomposition framework for spacer-type double pattering lithography.Y. Ban, K. Lucas, und D. Pan. DAC, Seite 789-794. ACM, (2011)Total sensitivity based dfm optimization of standard library cells.Y. Ban, S. Sundareswaran, und D. Pan. ISPD, Seite 113-120. ACM, (2010)