Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Fault diagnosis using code signatures

M. Kochte. Präsentation, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michael Böhm

Michael Funk

Hon. -Prof. Dr. -Ing. Michael Bauer University of Stuttgart

Dr. Michael Wachowsky University of Stuttgart

Dr. phil. Michael Nerurkar University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Secureness in reconfigurable scan-infrastructureM. Kochte. Präsentation, (2015)Fault diagnosis using code signaturesM. Kochte. Präsentation, (2015)OTERA: Online test strategies for reliable reconfigurable architectures - Invited paper for the AHS-2012 special session "Dependability by reconfigurable hardware".L. Bauer, C. Braun, M. Imhof, M. Kochte, H. Zhang, H. Wunderlich, und J. Henkel. AHS, Seite 38-45. IEEE, (2012)Test exploration and validation using transaction level models.M. Kochte, C. Zoellin, M. Imhof, R. Khaligh, M. Radetzki, H. Wunderlich, S. Carlo, und P. Prinetto. DATE, Seite 1250-1253. IEEE, (2009)Scan pattern retargeting and merging with reduced access time.R. Baranowski, M. Kochte, und H. Wunderlich. ETS, Seite 1-7. IEEE Computer Society, (2013)Modeling, verification and pattern generation for reconfigurable scan networks.R. Baranowski, M. Kochte, und H. Wunderlich. ITC, Seite 1-9. IEEE Computer Society, (2012)FAST-BIST: Faster-than-at-Speed BIST targeting hidden delay defects.S. Hellebrand, T. Indlekofer, M. Kampmann, M. Kochte, C. Liu, und H. Wunderlich. ITC, Seite 1-8. IEEE Computer Society, (2014)Power-aware test generation with guaranteed launch safety for at-speed scan testing.X. Wen, K. Enokimoto, K. Miyase, Y. Yamato, M. Kochte, S. Kajihara, P. Girard, und M. Tehranipoor. VTS, Seite 166-171. IEEE Computer Society, (2011)An on-chip self-test architecture with test patterns recorded in scan chains.K. Lee, P. Tang, und M. Kochte. ITC, Seite 1-10. IEEE, (2016)Efficient fault simulation on many-core processors.M. Kochte, M. Schaal, H. Wunderlich, und C. Zoellin. DAC, Seite 380-385. ACM, (2010)