Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

PROCEED: A Pareto Optimization-Based Circuit-Level Evaluator for Emerging Devices., , , und . IEEE Trans. VLSI Syst., 24 (1): 192-205 (2016)An Evaluation Framework for Nanotransfer Printing-Based Feature-Level Heterogeneous Integration in VLSI Circuits., , , , und . IEEE Trans. VLSI Syst., 24 (5): 1858-1870 (2016)MTJ variation monitor-assisted adaptive MRAM write., , , , , und . DAC, Seite 169:1-169:6. ACM, (2016)MEMRES: A Fast Memory System Reliability Simulator., , , und . IEEE Trans. Reliability, 65 (4): 1783-1797 (2016)Assessing Benefits of a Buried Interconnect Layer in Digital Designs., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 36 (2): 346-350 (2017)Regularization-Free Structural Pruning for GPU Inference Acceleration., , , , , , , und . ISQED, Seite 149-153. IEEE, (2021)Comparative Evaluation of Spin-Transfer-Torque and Magnetoelectric Random Access Memory., , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (2): 134-145 (2016)PROCEED: A pareto optimization-based circuit-level evaluator for emerging devices., , , und . ASP-DAC, Seite 818-824. IEEE, (2014)A Word Line Pulse Circuit Technique for Reliable Magnetoelectric Random Access Memory., , , , , , und . IEEE Trans. VLSI Syst., 25 (7): 2027-2034 (2017)Hybrid VC-MTJ/CMOS non-volatile stochastic logic for efficient computing., , , , , , , und . DATE, Seite 1438-1443. IEEE, (2017)