Autor der Publikation

PROCEED: A pareto optimization-based circuit-level evaluator for emerging devices.

, , , und . ASP-DAC, Seite 818-824. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Variability in Nanoscale Fabrics: Bottom-up Integrated Analysis and Mitigation., , , , , , und . JETC, 9 (1): 8:1-8:24 (2013)An Evaluation Framework for Nanotransfer Printing-Based Feature-Level Heterogeneous Integration in VLSI Circuits., , , , und . IEEE Trans. VLSI Syst., 24 (5): 1858-1870 (2016)PROCEED: A pareto optimization-based circuit-level evaluator for emerging devices., , , und . ASP-DAC, Seite 818-824. IEEE, (2014)Validating cascading of crossbar circuits with an integrated device-circuit exploration., , , und . NANOARCH, Seite 37-42. IEEE Computer Society, (2009)Nanowire field-programmable computing platform., , , , , , und . NANOARCH, Seite 23-25. IEEE Computer Society, (2013)PROCEED: A Pareto Optimization-Based Circuit-Level Evaluator for Emerging Devices., , , und . IEEE Trans. VLSI Syst., 24 (1): 192-205 (2016)Synthesized compact model and experimental results for substrate noise coupling in lightly doped processes., , , , , und . CICC, Seite 469-472. IEEE, (2005)Nanoscale Application Specific Integrated Circuits., , , , , , , , , und . NANOARCH, Seite 99-106. IEEE Computer Society, (2011)Parameter Variability in Nanoscale Fabrics: Bottom-Up Integrated Exploration., , , , , , und . DFT, Seite 24-31. IEEE Computer Society, (2010)